Hledání a ověřování nových algoritmů a výpočetních platforem uplatnitelných při návrhu, optimalizaci a realizaci moderních počítačových systémů. Budeme se zabývat zejména takovými systémy, které jsou založeny na rekonfigurovatelných nebo víceprocesorových architekturách, mají charakter vestavěných systémů, jsou vyžadovány vyšší stupeň spolehlivosti a jejich pokročilá optimalizace dle různých kritérií. Důraz je kladen na zintenzivnění podílu doktorandů na výsledcích a prezentaci výsledků na mezinárodní úrovni.

FIT-S-17-3994

čeština

Sekanina Lukáš, prof. Ing., Ph.D. - hlavní řešitel
Bartoš Václav, Ing., Ph.D. - spoluřešitel
Bidlo Michal, doc. Ing., Ph.D. - spoluřešitel
Budiský Jakub, Ing. - spoluřešitel
Crha Adam, Ing., Ph.D. - spoluřešitel
Čekan Ondřej, Ing., Ph.D. - spoluřešitel
Dobai Roland, Ing., Ph.D. - spoluřešitel
Fučík Otto, doc. Dr. Ing. - spoluřešitel
Fukač Tomáš, Ing., Ph.D. - spoluřešitel
Grochol David, Ing., Ph.D. - spoluřešitel
Hrbáček Radek, Ing., Ph.D. - spoluřešitel
Husa Jakub, Ing., Ph.D. - spoluřešitel
Hyrš Martin, Ing., Ph.D. - spoluřešitel
Jaroš Jiří, doc. Ing., Ph.D. - spoluřešitel
Jaroš Marta, Ing., Ph.D. - spoluřešitel
Kekely Lukáš, Ing., Ph.D. - spoluřešitel
Kekely Michal, Ing., Ph.D. - spoluřešitel
Kešner Filip, Ing. - spoluřešitel
Kidoň Marek, Ing. - spoluřešitel
Kořenek Jan, doc. Ing., Ph.D. - spoluřešitel

Ústav počítačových systémů
- interní (1.1.2017 - 31.12.2019)
Fakulta informačních technologií
- příjemce (1.1.2017 - 31.12.2019)

ČEKAN, O.; KOTÁSEK, Z. Random Test Generation Through a Probabilistic Constrained Grammar. INFORMAL PROCEEDINGS 21st IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems. Budapešť: 2018. p. 5-8.
Detail

PODIVÍNSKÝ, J.; LOJDA, J.; KOTÁSEK, Z. FPGA-based Robot Controller: An Experimental Evaluation of Fault Tolerance Properties. INFORMAL PROCEEDINGS 21st IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems. Budapešť: 2018. p. 9-12.
Detail

SZURMAN, K.; KOTÁSEK, Z. Fault Recovery for Coarse-Grained TMR Soft-Core Processor Using Partial Reconfiguration and State Synchronization. Proceedings of the 7th Prague Embedded Systems Workshop. Roztoky u Prahy: Faculty of Information Technology, Czech Technical University, 2019. p. 6-7. ISBN: 978-80-01-06607-2.
Detail

FIŠER, P.; HÁLEČEK, I.; SCHMIDT, J.; ŠIMEK, V. SAT-Based Generation of Optimum Circuits with Polymorphic Behavior Support. JOURNAL OF CIRCUITS SYSTEMS AND COMPUTERS, 2019, vol. 28, no. 1, p. 1-29. ISSN: 1793-6454.
Detail

MATOUŠEK, D.; MATOUŠEK, J.; KOŘENEK, J. High-speed Regular Expression Matching with Pipelined Memory-based Automata. Proceedings - 26th IEEE International Symposium on Field-Programmable Custom Computing Machines, FCCM 2018. Boulder, CO: IEEE Computer Society, 2018. p. 214-214. ISBN: 978-1-5386-5522-1.
Detail

STAMENKOVIC, Z.; BOSIO, A.; CSEREY, G.; NOVÁK, O.; PLESKACZ, W.; SEKANINA, L.; STEININGER, A.; STOJANOVIC, G.; STOPJAKOVÁ, V. International Symposium on Design and Diagnostics of Electronic Circuits and Systems. In 2019 IEEE International Test Conference. Washington, DC: Institute of Electrical and Electronics Engineers, 2019. p. 1-4. ISBN: 978-1-7281-4823-6.
Detail

MICENKOVÁ, L.; BOSÁK, J.; SMATANA, S.; NOVOTNÝ, A.; BUDINSKÁ, E.; ŠMAJS, D. Administration of the Probiotic Escherichia coli Strain A0 34/86 Resulted in a Stable Colonization of the Human Intestine During the First Year of Life. Probiotics and Antimicrobial Proteins, 2020, vol. 12, no. 2, p. 343-350. ISSN: 1867-1314.
Detail

ČEKAN, O.; PODIVÍNSKÝ, J.; LOJDA, J.; PÁNEK, R.; KRČMA, M.; KOTÁSEK, Z. Smart Electronic Locks and Their Reliability. Proceedings of the 7th Prague Embedded Systems Workshop. Roztoky u Prahy: Czech Technical University, 2019. p. 4-5. ISBN: 978-80-01-06607-2.
Detail

KUKLIŠ, F. Optimization of Evolutionary Strategy using Island Model to Design HIFU Treatment Plans. Sborník semináře PAD 2019. Doksy: Academic and Medical Conference Agency, 2019. p. 5-8. ISBN: 978-80-88214-20-5.
Detail

VAVERKA, F. Towards Large-scale Ultrasound Simulations in Soft Tissue for Medical Applications. PAD 2019. Doksy: Academic and Medical Conference Agency, 2019. p. 64-67. ISBN: 978-80-88214-20-5.
Detail

JAROŠ, M. Adaptive Execution Planning in Workflow Management Systems. Počítačové architektury a diagnostika 2019. Doksy: Academic and Medical Conference Agency, 2019. p. 23-26. ISBN: 978-80-88214-20-5.
Detail

MATOUŠEK, J. Addressing Issues in Research on Packet Classification in Core Networks. Brno: Faculty of Information Technology BUT, 2019. p. 0-0.
Detail

HYRŠ, M.; SCHWARZ, J. An Analysis of Control Parameters of Copula-based EDA Algorithm with Model Migration. In GECCO '19 Proceedings of the Genetic and Evolutionary Computation Conference Companion. Praha: Association for Computing Machinery, 2019. p. 259-260. ISBN: 978-1-4503-6748-6.
Detail

ČEKAN, O.; PODIVÍNSKÝ, J.; LOJDA, J.; PÁNEK, R.; KRČMA, M.; KOTÁSEK, Z. Testing Reliability of Smart Electronic Locks: Analysis and the First Steps Towards. In Proceedings of the 2019 22nd Euromicro Conference on Digital System Design. Kalithea: Institute of Electrical and Electronics Engineers, 2019. p. 506-513. ISBN: 978-1-7281-2861-0.
Detail

CRHA, A.; ŠIMEK, V.; RŮŽIČKA, R. PAIG Rewriting: The Way to Scalable Multifunctional Digital Circuits Synthesis. In 22nd Euromicro Conference on Digital System Design. Kallithea, Chalkidiki: Institute of Electrical and Electronics Engineers, 2019. p. 335-342. ISBN: 978-1-7281-2861-0.
Detail

NEVORAL, J.; ŠIMEK, V.; RŮŽIČKA, R. PoLibSi: Path Towards Intrinsically Reconfigurable Components. In 2019 22nd Euromicro Conference on Digital System Design (DSD). Kallithea, Chalkidiki: Institute of Electrical and Electronics Engineers, 2019. p. 328-334. ISBN: 978-1-7281-2861-0.
Detail

KRČMA, M.; KOTÁSEK, Z.; LOJDA, J. Detecting hard synapses faults in artificial neural networks. In 20th IEEE Latin American Test Symposium (LATS 2019). Santiago de Chile: IEEE Computer Society, 2019. p. 1-6. ISBN: 978-1-7281-1756-0.
Detail

KOCNOVÁ, J.; VAŠÍČEK, Z. Impact of subcircuit selection on the efficiency of CGP-based optimization of gate-level circuits. In GECCO '19 Proceedings of the Genetic and Evolutionary Computation Conference Companion. New York: Association for Computing Machinery, 2019. p. 377-378. ISBN: 978-1-4503-6748-6.
Detail

FUKAČ, T.; KOŘENEK, J. Hash-based Pattern Matching for High Speed Networks. In Proceedings - 2019 22nd International Symposium on Design and Diagnostics of Electronic Circuits and Systems, DDECS 2019. Cluj-Napoca: Institute of Electrical and Electronics Engineers, 2019. p. 1-5. ISBN: 978-1-7281-0073-9.
Detail

VRÁNA, R.; KOŘENEK, J.; NOVÁK, D. Acceleration of Feature Extraction for Real-Time Analysis of Encrypted Network Traffic. In Proceedings - 2019 22nd International Symposium on Design and Diagnostics of Electronic Circuits and Systems, DDECS 2019. Cluj-Napoca: Institute of Electrical and Electronics Engineers, 2019. p. 1-6. ISBN: 978-1-7281-0073-9.
Detail

Odpovědnost: Sekanina Lukáš, prof. Ing., Ph.D.